物理上晶元是如何存儲0和1的

『壹』 固態硬碟存儲0和1採用的物理表示方法是什麼

固態硬碟中0和1採用的物理表示方法是電壓閾值的判定，以此來確定存儲的數據是1還是0。

1、固態硬碟（SSD）中，存儲單元結構分別有三種，分別是SLC(Single Level Cell 單層單元)、MLC(Multi-Level Cell 多層單元)、TLC(Triple Level Cell 三層單元)。

2、SLC(Single Level Cell 單層單元),就是在每個存儲單元里存儲 1bit 的數據，存儲的數據是0還是1是基於電壓閥值的判定。

3、SLC對於 NAND Flash 的寫入(編程)，就是控制 Control Gate 去充電，使得浮置柵極存儲的電荷夠多，超過4V，存儲單元就表示 0(已編程)，如果沒有充電或者電壓閥值低於4V，就表示 1(已擦除)。

4、MLC(Multi-Level Cell 多層單元)， 就是每個存儲單元里存儲 2bit 的數據，也是基於電壓閥值的判定，

5、MLC當充入的電荷不足3.5V時，就代表」11」，當充入的電荷在3.5V和4.0V之間，則代表」10」，當充入的電荷在4V和5.5V之間，則表示」01」，當充入的電荷在5.5V以上，則表示」00」。

6、TLC(Triple Level Cell 三層單元)， 比較復雜，因為每個存儲單元里存儲 3bit 的數據，所以它的電壓閾值的分界點就更細致，導致的結果也就每個存儲單元的可靠性也更低。

(1)物理上晶元是如何存儲0和1的擴展閱讀：

SLC = Single-Level Cell ，即1bit/cell，速度快壽命長，價格貴（約MLC的3倍以上的價格），約10萬次擦寫壽命。

MLC = Multi-Level Cell，即2bit/cell，速度一般壽命一般，價格一般，約3000—10000次擦寫壽命。

TLC = Trinary-Level Cell，即3bit/cell，也有Flash廠家叫8LC，速度慢壽命短，價格便宜，約500次擦寫壽命。

『貳』 硅晶元存儲數據的原理是什麼

硅晶元存儲數據的原理是sram裡面的單位是若干個開關組成一個觸發器，形成可以穩定存儲0, 1信號，同時可以通過時序和輸入信號改變存儲的值。dram,主要是根據電容上的電量，電量大時，電壓高表示1反之表示0晶元就是有大量的這些單元組成的，所以能存儲數據。

硅材料具有耐高溫和抗輻射性能較好，特別適宜製作大功率器件的特性而成為應用最多的一種半導體材料，集成電路半導體器件大多數是用硅材料製造的。硅在室溫的化學性質很穩定，且現在的矽片加工工藝，很容易制備大尺寸平整度在納米級水平的矽片，使得該方法有望用於信息存儲技術。

相關資料

單晶硅：熔融的單質硅在凝固時硅原子以金剛石晶格排列成許多晶核，如果這些晶核長成晶面取向相同的晶粒，則這些晶粒平行結合起來便結晶成單晶硅。單晶硅具有準金屬的物理性質，有較弱的導電性，其電導率隨溫度的升高而增加，有顯著的半導電性。

超純的單晶硅是本徵半導體。在超純單晶硅中摻入微量的ⅢA族元素，如硼可提高其導電的程度，而形成p型硅半導體；如摻入微量的ⅤA族元素，如磷或砷也可提高導電程度，形成n型硅半導體。

以上內容參考：網路-硅晶片

『叄』 晶元是什麼材料做的為什麼能控制電壓如何產生0和1

先看看模擬電路跟數字電路吧，然後就是信號處理了
一般0就是低電平1是高電平

『肆』 晶元是如何儲存信息的

晶元儲存信息的原理如下：

對動態存儲器進行寫入操作時，行地址首先將RAS鎖存於晶元中，然後列地址將CAS鎖存於晶元中，WE有效，寫入數據，則寫入的數據被存儲於指定的單元中。

對動態存儲器進行讀出操作時，CPU首先輸出RAS鎖存信號，獲得數據存儲單元的行地址，然後輸出CAS鎖存信號，獲得數據存儲單元的列地址，保持WE=1，便可將已知行列地址的存儲單元中數據讀取出來。

(4)物理上晶元是如何存儲0和1的擴展閱讀

主存儲器的兩個重要技術指標：

讀寫速度：常常用存儲周期來度量，存儲周期是連續啟動兩次獨立的存儲器操作（如讀操作）所必需的時間間隔。

存儲容量：通常用構成存儲器的位元組數或字數來計量。

地址匯流排用於選擇主存儲器的一個存儲單元，若地址匯流排的位數k，則最大可定址空間為2k。如k=20,可訪問1MB的存儲單元。數據匯流排用於在計算機各功能部件之間傳送數據。控制匯流排用於指明匯流排的工作周期和本次輸入/輸出完成的時刻。

主存儲器分類：

按信息保存的長短分：ROM與RAM。

按生產工藝分：靜態存儲器與動態存儲器。

靜態存儲器（SRAM）：讀寫速度快，生產成本高，多用於容量較小的高速緩沖存儲器。動態存儲器（DRAM）：讀寫速度較慢，集成度高，生產成本低，多用於容量較大的主存儲器。

『伍』 晶元是如何存儲程序的

晶元是採用以下工作原理來存儲程序的：

1. 晶元是一種集成電路，由大量的晶體管構成。不同的晶元有不同的集成規模，大到幾億；小到幾十、幾百個晶體管。

2. 晶體管有兩種狀態，開和關，用 1、0 來表示。

3. 多個晶體管產生的多個1與0的信號，這些信號被設定成特定的功能（即指令和數據），來表示或處理字母、數字、顏色和圖形等。

4. 晶元加電以後，首先產生一個啟動指令，來啟動晶元，以後就不斷接受新指令和數據，來完成功能。

『陸』 存儲器的原理是什麼

存儲器講述工作原理及作用

介紹

存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。計算機中的存儲器按用途存儲器可分為主存儲器(內存)和輔助存儲器(外存),也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。

2.按存取方式分類

(1)隨機存儲器(RAM)：如果存儲器中任何存儲單元的內容都能被隨機存取，且存取時間與存儲單元的物理位置無關，則這種存儲器稱為隨機存儲器(RAM)。RAM主要用來存放各種輸入/輸出的程序、數據、中間運算結果以及存放與外界交換的信息和做堆棧用。隨機存儲器主要充當高速緩沖存儲器和主存儲器。

(2)串列訪問存儲器(SAS)：如果存儲器只能按某種順序來存取，也就是說，存取時間與存儲單元的物理位置有關，則這種存儲器稱為串列訪問存儲器。串列存儲器又可分為順序存取存儲器(SAM)和直接存取存儲器(DAM)。順序存取存儲器是完全的串列訪問存儲器，如磁帶，信息以順序的方式從存儲介質的始端開始寫入(或讀出);直接存取存儲器是部分串列訪問存儲器，如磁碟存儲器，它介於順序存取和隨機存取之間。

(3)只讀存儲器(ROM)：只讀存儲器是一種對其內容只能讀不能寫入的存儲器，即預先一次寫入的存儲器。通常用來存放固定不變的信息。如經常用作微程序控制存儲器。目前已有可重寫的只讀存儲器。常見的有掩模ROM(MROM)，可擦除可編程ROM(EPROM)，電可擦除可編程ROM(EEPROM).ROM的電路比RAM的簡單、集成度高，成本低，且是一種非易失性存儲器，計算機常把一些管理、監控程序、成熟的用戶程序放在ROM中。

3.按信息的可保存性分類

非永久記憶的存儲器：斷電後信息就消失的存儲器，如半導體讀/寫存儲器RAM。

永久性記憶的存儲器：斷電後仍能保存信息的存儲器，如磁性材料做成的存儲器以及半導體ROM。

4.按在計算機系統中的作用分

根據存儲器在計算機系統中所起的作用，可分為主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。

能力影響

從寫命令轉換到讀命令，在某個時間訪問某個地址，以及刷新數據等操作都要求數據匯流排在一定時間內保持休止狀態，這樣就不能充分利用存儲器通道。此外，寬並行匯流排和DRAM內核預取都經常導致不必要的大數據量存取。在指定的時間段內，存儲器控制器能存取的有用數據稱為有效數據速率，這很大程度上取決於系統的特定應用。有效數據速率隨著時間而變化，常低於峰值數據速率。在某些系統中，有效數據速率可下降到峰值速率的10%以下。

通常，這些系統受益於那些能產生更高有效數據速率的存儲器技術的變化。在CPU方面存在類似的現象，最近幾年諸如AMD和 TRANSMETA等公司已經指出，在測量基於CPU的系統的性能時，時鍾頻率不是唯一的要素。存儲器技術已經很成熟，峰值速率和有效數據速率或許並不比以前匹配的更好。盡管峰值速率依然是存儲器技術最重要的參數之一，但其他結構參數也可以極大地影響存儲器系統的性能。

影響有效數據速率的參數

有幾類影響有效數據速率的參數，其一是導致數據匯流排進入若干周期的停止狀態。在這類參數中，匯流排轉換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發系統結構中的大部分延遲問題。

匯流排轉換本身會在數據通道上產生非常長的停止時間。以GDDR3系統為例，該系統對存儲器的開放頁不斷寫入數據。在這期間，存儲器系統的有效數據速率與其峰值速率相當。不過，假設100個時鍾周期中，存儲器控制器從讀轉換到寫。由於這個轉換需要6個時鍾周期，有效的數據速率下降到峰值速率的 94%。在這100個時鍾周期中，如果存儲器控制器將匯流排從寫轉換到讀的話，將會丟失更多的時鍾周期。這種存儲器技術在從寫轉換到讀時需要15個空閑周期，這會將有效數據速率進一步降低到峰值速率的79%。表1顯示出針幾種高性能存儲器技術類似的計算結果。

顯然，所有的存儲器技術並不相同。需要很多匯流排轉換的系統設計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術來提升性能。另一方面，如果系統能將處理事務分組成非常長的讀寫序列，那麼匯流排轉換對有效帶寬的影響最小。不過，其他的增加延遲現象，例如庫(bank)沖突會降低有效帶寬，對性能產生負面影響。

DRAM技術要求庫的頁或行在存取之前開放。一旦開放，在一個最小周期時間，即行周期時間(tRC)結束之前，同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏，這會導致與任何tRC間隔未滿足部分相關的延遲。對於還沒有開放足夠周期以滿足tRC間隙的庫而言，分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短，在給定的DRAM上可用的庫數量直接影響庫沖突產生的頻率。

大多數存儲器技術有4個或者8個庫，在數十個時鍾周期具有tRC值。在隨機負載情況下，那些具有8個庫的內核比具有4個庫的內核所發生的庫沖突更少。盡管tRC與庫數量之間的相互影響很復雜，但是其累計影響可用多種方法量化。

存儲器讀事務處理

考慮三種簡單的存儲器讀事務處理情況。第一種情況，存儲器控制器發出每個事務處理，該事務處理與前一個事務處理產生一個庫沖突。控制器必須在打開一個頁和打開後續頁之間等待一個tRC時間，這樣增加了與頁循環相關的最大延遲時間。在這種情況下的有效數據速率很大程度上決定於I/O，並主要受限於DRAM內核電路。最大的庫沖突頻率將有效帶寬削減到當前最高端存儲器技術峰值的20%到30%。

在第二種情況下，每個事務處理都以隨機產生的地址為目標。此時，產生庫沖突的機會取決於很多因素，包括tRC和存儲器內核中庫數量之間的相互作用。tRC值越小，開放頁循環地越快，導致庫沖突的損失越小。此外，存儲器技術具有的庫越多，隨機地址存取庫沖突的機率就越小。

第三種情況，每個事務處理就是一次頁命中，在開放頁中定址不同的列地址。控制器不必訪問關閉頁，允許完全利用匯流排，這樣就得到一種理想的情況，即有效數據速率等於峰值速率。

第一種和第三種情況都涉及到簡單的計算，隨機情況受其他的特性影響，這些特性沒有包括在DRAM或者存儲器介面中。存儲器控制器仲裁和排隊會極大地改善庫沖突頻率，因為更有可能出現不產生沖突的事務處理，而不是那些導致庫沖突的事務處理。

然而，增加存儲器隊列深度未必增加不同存儲器技術之間的相對有效數據速率。例如，即使增加存儲器控制隊列深度，XDR的有效數據速率也比 GDDR3高20%。存在這種增量主要是因為XDR具有更高的庫數量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫數量以及更大的控制器隊列能產生更高的有效帶寬。

實際上，很多效率限制現象是與行存取粒度相關的問題。tRC約束本質上要求存儲器控制器從新開放的行中存取一定量的數據，以確保數據管線保持充滿。事實上，為保持數據匯流排無中斷地運行，在開放一個行之後，只須讀取很少量的數據，即使不需要額外的數據。

另外一種減少存儲器系統有效帶寬的主要特性被歸類到列存取粒度范疇，它規定了每次讀寫操作必須傳輸的數據量。與之相反，行存取粒度規定每個行激活(一般指每個RAS的CAS操作)需要多少單獨的讀寫操作。列存取粒度對有效數據速率具有不易於量化的巨大影響。因為它規定一個讀或寫操作中需要傳輸的最小數據量，列存取粒度給那些一次只需要很少數據量的系統帶來了問題。例如，一個需要來自兩列各8位元組的16位元組存取粒度系統，必須讀取總共32位元組以存取兩個位置。因為只需要32個位元組中的16個位元組，系統的有效數據速率降低到峰值速率的50%。匯流排帶寬和脈沖時間長度這兩個結構參數規定了存儲器系統的存取粒度。

匯流排帶寬是指連接存儲器控制器和存儲器件之間的數據線數量。它設定最小的存取粒度，因為對於一個指定的存儲器事務處理，每條數據線必須至少傳遞一個數據位。而脈沖時間長度則規定對於指定的事務處理，每條數據線必須傳遞的位數量。每個事務處理中的每條數據線只傳一個數據位的存儲技術，其脈沖時間長度為1。總的列存取粒度很簡單：列存取粒度=匯流排寬度×脈沖時間長度。

很多系統架構僅僅通過增加DRAM器件和存儲匯流排帶寬就能增加存儲系統的可用帶寬。畢竟，如果4個400MHz數據速率的連接可實現 1.6GHz的總峰值帶寬，那麼8個連接將得到3.2GHz。增加一個DRAM器件，電路板上的連線以及ASIC的管腳就會增多，總峰值帶寬相應地倍增。

首要的是，架構師希望完全利用峰值帶寬，這已經達到他們通過物理設計存儲器匯流排所能達到的最大值。具有256位甚或512位存儲匯流排的圖形控制器已並不鮮見，這種控制器需要1,000個，甚至更多的管腳。封裝設計師、ASIC底層規劃工程師以及電路板設計工程師不能找到採用便宜的、商業上可行的方法來對這么多信號進行布線的矽片區域。僅僅增加匯流排寬度來獲得更高的峰值數據速率，會導致因為列存取粒度限制而降低有效帶寬。

假設某個特定存儲技術的脈沖時間長度等於1，對於一個存儲器處理，512位寬系統的存取粒度為512位(或者64位元組)。如果控制器只需要一小段數據，那麼剩下的數據就被浪費掉，這就降低了系統的有效數據速率。例如，只需要存儲系統32位元組數據的控制器將浪費剩餘的32位元組，進而導致有效的數據速率等於50%的峰值速率。這些計算都假定脈沖時間長度為1。隨著存儲器介面數據速率增加的趨勢，大多數新技術的最低脈沖時間長度都大於1。

選擇技巧

存儲器的類型將決定整個嵌入式系統的操作和性能，因此存儲器的選擇是一個非常重要的決策。無論系統是採用電池供電還是由市電供電，應用需求將決定存儲器的類型(易失性或非易失性)以及使用目的(存儲代碼、數據或者兩者兼有)。另外，在選擇過程中，存儲器的尺寸和成本也是需要考慮的重要因素。對於較小的系統，微控制器自帶的存儲器就有可能滿足系統要求，而較大的系統可能要求增加外部存儲器。為嵌入式系統選擇存儲器類型時，需要考慮一些設計參數，包括微控制器的選擇、電壓范圍、電池壽命、讀寫速度、存儲器尺寸、存儲器的特性、擦除/寫入的耐久性以及系統總成本。

選擇存儲器時應遵循的基本原則

1、內部存儲器與外部存儲器

一般情況下，當確定了存儲程序代碼和數據所需要的存儲空間之後，設計工程師將決定是採用內部存儲器還是外部存儲器。通常情況下，內部存儲器的性價比最高但靈活性最低，因此設計工程師必須確定對存儲的需求將來是否會增長，以及是否有某種途徑可以升級到代碼空間更大的微控制器。基於成本考慮，人們通常選擇能滿足應用要求的存儲器容量最小的微控制器，因此在預測代碼規模的時候要必須特別小心，因為代碼規模增大可能要求更換微控制器。目前市場上存在各種規模的外部存儲器器件，我們很容易通過增加存儲器來適應代碼規模的增加。有時這意味著以封裝尺寸相同但容量更大的存儲器替代現有的存儲器，或者在匯流排上增加存儲器。即使微控制器帶有內部存儲器，也可以通過增加外部串列EEPROM或快閃記憶體來滿足系統對非易失性存儲器的需求。

2、引導存儲器

在較大的微控制器系統或基於處理器的系統中，設計工程師可以利用引導代碼進行初始化。應用本身通常決定了是否需要引導代碼，以及是否需要專門的引導存儲器。例如，如果沒有外部的定址匯流排或串列引導介面，通常使用內部存儲器，而不需要專門的引導器件。但在一些沒有內部程序存儲器的系統中，初始化是操作代碼的一部分，因此所有代碼都將駐留在同一個外部程序存儲器中。某些微控制器既有內部存儲器也有外部定址匯流排，在這種情況下，引導代碼將駐留在內部存儲器中，而操作代碼在外部存儲器中。這很可能是最安全的方法，因為改變操作代碼時不會出現意外地修改引導代碼。在所有情況下，引導存儲器都必須是非易失性存儲器。

可以使用任何類型的存儲器來滿足嵌入式系統的要求，但終端應用和總成本要求通常是影響我們做出決策的主要因素。有時，把幾個類型的存儲器結合起來使用能更好地滿足應用系統的要求。例如，一些PDA設計同時使用易失性存儲器和非易失性存儲器作為程序存儲器和數據存儲器。把永久的程序保存在非易失性ROM中，而把由用戶下載的程序和數據存儲在有電池支持的易失性DRAM中。不管選擇哪種存儲器類型，在確定將被用於最終應用系統的存儲器之前，設計工程師必須仔細折中考慮各種設計因素。

『柒』 內存物理結構是怎樣存放0和1的

通過線路的「通電」設為1，那麼「斷開」就設為0
然後無數的這樣的線路就可以存儲大量的信息了。

『捌』 存儲器的物理原理是什麼就是「0」、「1」代表信息如何物理保存

你問的問題很高端啊，只能給你結實個大概，具體的詳細電路構成你需要去看計算機組成原理裡面關於電路設計的書……計算機內部的所有數據都可以編程0 1二進制碼，8位1位元組，1000位元組 1K………………首先光碟比較簡單，就是通過激光燒存儲層，燒出一個個小洞（在在存儲層，對保護層沒有影響），以此記錄0 1，計算機裡面的全部數據記錄都是由0和1構成的，這樣就利用光碟存儲了數據。其次U盤相對比較復雜，他和內存等晶元儲存機制的工作原理類似，是通過三極體來控制的，將一部分電路保留在閉合環路內部，1就是高電平，0就是低電平，具體的內部結構沒辦法跟你說也查不到，是商業機密……能告訴你的也就是比較大眾化的東西，比如內存是通過六個三極體組成的閉合迴路……

『玖』 計算機是如何通過內存進行數據的存儲

首先，需要由一些半導體組成門電路，可以完成與、或、異或等電路邏輯。
然後，由門電路組成一個基本的存儲單元，這個存儲單元可以穩定地保持低電平和高電平兩個狀態(0和1），這就是內存的一個bit

最後，把大量的這種存儲單元組成陣列，通過縱橫方向的控制電路來控制每個bit的電平狀態，用來表示0和1，從而實現信息的存儲。

物理介質上，所有這些存儲單元是被蝕刻在矽片上，做成各種封裝好的內存晶元（內存顆粒），再由廠家製作內存條電路板，把若干這樣的晶元集中在一塊板子上，成為內存條。

大體就是這樣。

『拾』 晶元存儲器是怎麼存儲信息的，為什麼斷電後信息不會丟失晶體管是怎麼存儲二進制的，詳細說明一下原理

我也只知道個大概，不專業不要拍磚，存儲的是數字信息，就是0和1 的信息，因為有記憶功能所以斷電不會丟失信息，就相當於可多次刻錄的光碟一樣，信息寫進去就相當於刻錄上了，斷電給電都在裡面