物理上芯片是如何存储0和1的

‘壹’ 固态硬盘存储0和1采用的物理表示方法是什么

固态硬盘中0和1采用的物理表示方法是电压阈值的判定，以此来确定存储的数据是1还是0。

1、固态硬盘（SSD）中，存储单元结构分别有三种，分别是SLC(Single Level Cell 单层单元)、MLC(Multi-Level Cell 多层单元)、TLC(Triple Level Cell 三层单元)。

2、SLC(Single Level Cell 单层单元),就是在每个存储单元里存储 1bit 的数据，存储的数据是0还是1是基于电压阀值的判定。

3、SLC对于 NAND Flash 的写入(编程)，就是控制 Control Gate 去充电，使得浮置栅极存储的电荷够多，超过4V，存储单元就表示 0(已编程)，如果没有充电或者电压阀值低于4V，就表示 1(已擦除)。

4、MLC(Multi-Level Cell 多层单元)， 就是每个存储单元里存储 2bit 的数据，也是基于电压阀值的判定，

5、MLC当充入的电荷不足3.5V时，就代表”11”，当充入的电荷在3.5V和4.0V之间，则代表”10”，当充入的电荷在4V和5.5V之间，则表示”01”，当充入的电荷在5.5V以上，则表示”00”。

6、TLC(Triple Level Cell 三层单元)， 比较复杂，因为每个存储单元里存储 3bit 的数据，所以它的电压阈值的分界点就更细致，导致的结果也就每个存储单元的可靠性也更低。

(1)物理上芯片是如何存储0和1的扩展阅读：

SLC = Single-Level Cell ，即1bit/cell，速度快寿命长，价格贵（约MLC的3倍以上的价格），约10万次擦写寿命。

MLC = Multi-Level Cell，即2bit/cell，速度一般寿命一般，价格一般，约3000—10000次擦写寿命。

TLC = Trinary-Level Cell，即3bit/cell，也有Flash厂家叫8LC，速度慢寿命短，价格便宜，约500次擦写寿命。

‘贰’ 硅芯片存储数据的原理是什么

硅芯片存储数据的原理是sram里面的单位是若干个开关组成一个触发器，形成可以稳定存储0, 1信号，同时可以通过时序和输入信号改变存储的值。dram,主要是根据电容上的电量，电量大时，电压高表示1反之表示0芯片就是有大量的这些单元组成的，所以能存储数据。

硅材料具有耐高温和抗辐射性能较好，特别适宜制作大功率器件的特性而成为应用最多的一种半导体材料，集成电路半导体器件大多数是用硅材料制造的。硅在室温的化学性质很稳定，且现在的硅片加工工艺，很容易制备大尺寸平整度在纳米级水平的硅片，使得该方法有望用于信息存储技术。

相关资料

单晶硅：熔融的单质硅在凝固时硅原子以金刚石晶格排列成许多晶核，如果这些晶核长成晶面取向相同的晶粒，则这些晶粒平行结合起来便结晶成单晶硅。单晶硅具有准金属的物理性质，有较弱的导电性，其电导率随温度的升高而增加，有显着的半导电性。

超纯的单晶硅是本征半导体。在超纯单晶硅中掺入微量的ⅢA族元素，如硼可提高其导电的程度，而形成p型硅半导体；如掺入微量的ⅤA族元素，如磷或砷也可提高导电程度，形成n型硅半导体。

以上内容参考：网络-硅晶片

‘叁’ 芯片是什么材料做的为什么能控制电压如何产生0和1

先看看模拟电路跟数字电路吧，然后就是信号处理了
一般0就是低电平1是高电平

‘肆’ 芯片是如何储存信息的

芯片储存信息的原理如下：

对动态存储器进行写入操作时，行地址首先将RAS锁存于芯片中，然后列地址将CAS锁存于芯片中，WE有效，写入数据，则写入的数据被存储于指定的单元中。

对动态存储器进行读出操作时，CPU首先输出RAS锁存信号，获得数据存储单元的行地址，然后输出CAS锁存信号，获得数据存储单元的列地址，保持WE=1，便可将已知行列地址的存储单元中数据读取出来。

(4)物理上芯片是如何存储0和1的扩展阅读

主存储器的两个重要技术指标：

读写速度：常常用存储周期来度量，存储周期是连续启动两次独立的存储器操作（如读操作）所必需的时间间隔。

存储容量：通常用构成存储器的字节数或字数来计量。

地址总线用于选择主存储器的一个存储单元，若地址总线的位数k，则最大可寻址空间为2k。如k=20,可访问1MB的存储单元。数据总线用于在计算机各功能部件之间传送数据。控制总线用于指明总线的工作周期和本次输入/输出完成的时刻。

主存储器分类：

按信息保存的长短分：ROM与RAM。

按生产工艺分：静态存储器与动态存储器。

静态存储器（SRAM）：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。动态存储器（DRAM）：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。

‘伍’ 芯片是如何存储程序的

芯片是采用以下工作原理来存储程序的：

1. 芯片是一种集成电路，由大量的晶体管构成。不同的芯片有不同的集成规模，大到几亿；小到几十、几百个晶体管。

2. 晶体管有两种状态，开和关，用 1、0 来表示。

3. 多个晶体管产生的多个1与0的信号，这些信号被设定成特定的功能（即指令和数据），来表示或处理字母、数字、颜色和图形等。

4. 芯片加电以后，首先产生一个启动指令，来启动芯片，以后就不断接受新指令和数据，来完成功能。

‘陆’ 存储器的原理是什么

存储器讲述工作原理及作用

介绍

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器;在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等;在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。

2.按存取方式分类

(1)随机存储器(RAM)：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器(RAM)。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。

(2)串行访问存储器(SAS)：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器(SAM)和直接存取存储器(DAM)。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入(或读出);直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。

(3)只读存储器(ROM)：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM(MROM)，可擦除可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM).ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。

3.按信息的可保存性分类

非永久记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM。

永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM。

4.按在计算机系统中的作用分

根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

能力影响

从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。

通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。

影响有效数据速率的参数

有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。

总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。

显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。

DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。

大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。

存储器读事务处理

考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。

在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。

第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。

第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。

然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。

实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。

另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。

总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。

很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。

首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。

假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。

选择技巧

存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。

选择存储器时应遵循的基本原则

1、内部存储器与外部存储器

一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。

2、引导存储器

在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。

可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。

‘柒’ 内存物理结构是怎样存放0和1的

通过线路的“通电”设为1，那么“断开”就设为0
然后无数的这样的线路就可以存储大量的信息了。

‘捌’ 存储器的物理原理是什么就是“0”、“1”代表信息如何物理保存

你问的问题很高端啊，只能给你结实个大概，具体的详细电路构成你需要去看计算机组成原理里面关于电路设计的书……计算机内部的所有数据都可以编程0 1二进制码，8位1字节，1000字节 1K………………首先光盘比较简单，就是通过激光烧存储层，烧出一个个小洞（在在存储层，对保护层没有影响），以此记录0 1，计算机里面的全部数据记录都是由0和1构成的，这样就利用光盘存储了数据。其次U盘相对比较复杂，他和内存等芯片储存机制的工作原理类似，是通过三极管来控制的，将一部分电路保留在闭合环路内部，1就是高电平，0就是低电平，具体的内部结构没办法跟你说也查不到，是商业机密……能告诉你的也就是比较大众化的东西，比如内存是通过六个三极管组成的闭合回路……

‘玖’ 计算机是如何通过内存进行数据的存储

首先，需要由一些半导体组成门电路，可以完成与、或、异或等电路逻辑。
然后，由门电路组成一个基本的存储单元，这个存储单元可以稳定地保持低电平和高电平两个状态(0和1），这就是内存的一个bit

最后，把大量的这种存储单元组成阵列，通过纵横方向的控制电路来控制每个bit的电平状态，用来表示0和1，从而实现信息的存储。

物理介质上，所有这些存储单元是被蚀刻在硅片上，做成各种封装好的内存芯片（内存颗粒），再由厂家制作内存条电路板，把若干这样的芯片集中在一块板子上，成为内存条。

大体就是这样。

‘拾’ 芯片存储器是怎么存储信息的，为什么断电后信息不会丢失晶体管是怎么存储二进制的，详细说明一下原理

我也只知道个大概，不专业不要拍砖，存储的是数字信息，就是0和1 的信息，因为有记忆功能所以断电不会丢失信息，就相当于可多次刻录的光盘一样，信息写进去就相当于刻录上了，断电给电都在里面